[Computer Structure] Register

🧩 Memory Hierarchy

현대 컴퓨팅 아키텍처에서 성능의 병목은 연산 속도가 아닌 데이터의 이동 속도에서 발생합니다. 프로세서의 연산 성능이 아무리 높아도 필요한 데이터를 적시에 공급받지 못하면 CPU는 데이터를 기다리며 유휴 상태에 머물게 됩니다. 레지스터는 이러한 전송 지연 시간을 극복하기 위해 연산 장치 최전방에서 데이터를 관리합니다.

물리적 거리와 전송 지연

데이터 전송 속도는 물리적인 거리에 제약을 받습니다. 3GHz로 작동하는 CPU의 한 클록 사이클은 약 0.33나노초이며, 이 시간 동안 전기 신호가 이동할 수 있는 거리는 매우 짧습니다. 만약 데이터가 CPU 외부의 메인 메모리(RAM)에서 출발한다면, 물리적 거리를 이동하고 메모리 컨트롤러를 거치는 과정에서 수백 클록 사이클이 소모됩니다.

이러한 문제를 해결하기 위해 하드웨어는 데이터 접근 빈도와 근접성을 기준으로 계층 구조를 설계했습니다. 레지스터는 연산 장치와 물리적으로 가장 가까운 곳에 위치하여 데이터를 즉각적으로 공급합니다. 저장 장치가 멀리 떨어진 창고이고 RAM이 냉장고라면, 레지스터는 작업을 수행하는 도마 위와 같습니다. 공간은 협소하지만 접근에 걸리는 시간은 거의 0에 수렴합니다.

아키텍처 상태 보존의 정점

레지스터는 단순히 빠른 저장소가 아니라, 실행 중인 프로그램의 현재 상태를 정의하는 핵심 공간입니다. 운영체제가 프로세스를 전환하는 컨텍스트 스위칭 시, 가장 먼저 보호하고 복구해야 하는 데이터는 레지스터의 값들입니다. 다음 실행할 명령어 주소(PC), 연산의 중간 결과물, 함수 호출을 위한 스택 포인터 등이 모두 이 공간에 저장됩니다.

만약 레지스터가 없고 모든 연산이 메모리에서 직접 이루어진다면, CPU는 상태를 확인할 때마다 멀리 떨어진 RAM을 참조해야 하므로 효율이 저하됩니다. 따라서 레지스터는 용량 대비 비용이 매우 높음에도 불구하고 시스템 전체의 처리량을 결정짓는 필수 자원입니다. 하드웨어 설계자는 한정된 면적 내에서 연산 효율을 높이기 위해 레지스터를 전략적으로 배치합니다.

🧩 Register

레지스터는 추상적인 공간이 아니라 논리 게이트로 구현된 물리적 회로입니다. 메모리가 데이터를 보관하는 장소라면, 레지스터는 프로세서의 현재 상태를 나타내는 장치입니다.

플립플롭과 데이터 유지

디지털 회로에서 1비트의 정보를 저장하는 최소 단위는 플립플롭입니다. 레지스터의 근간인 D-플립플롭은 신호가 내부에서 순환하며 전압 상태를 유지하는 구조를 가집니다.

입력 신호가 끊기더라도 회로 내부에서 신호가 반복해서 회전하며 현재의 값을 보존합니다. 클록 신호가 상승하는 시점에만 새로운 데이터가 입력될 수 있으며, 그 외의 시간에는 데이터를 안전하게 격리하여 보존합니다. 이러한 방식 덕분에 CPU는 연산 중에 발생하는 전기적 노이즈 속에서도 정확한 데이터를 유지할 수 있습니다.

병렬 처리를 위한 멀티 포트

현대 CPU는 한 사이클에 여러 명령어를 동시에 수행하는 수퍼스칼라 아키텍처를 사용합니다. 만약 레지스터의 통로가 하나뿐이라면 여러 명령어가 동시에 데이터에 접근할 때 병목이 발생합니다.

이를 해결하기 위해 레지스터는 ‘레지스터 파일’이라는 뱅크 구조로 설계됩니다. 일반적인 SRAM과 달리 레지스터 파일은 여러 개의 읽기 및 쓰기 통로를 동시에 열 수 있는 멀티 포트 구조를 채택합니다. 예를 들어 한 사이클에 4개의 명령어가 데이터를 읽고 2개의 연산 결과가 기록되는 동작이 동시에 가능합니다. 다만 포트 수가 늘어날수록 회로 배선이 복잡해지며, 이는 다이 면적의 제곱($N^2$)에 비례하는 비용 상승을 초래합니다. 레지스터 개수가 수십 개 수준에서 제한되는 이유는 배선 복잡도와 전력 소모의 한계 때문입니다.

제어용 특수 레지스터

연산 데이터 외에 CPU의 동작을 제어하는 특수 목적 레지스터들도 존재합니다.

• 프로그램 카운터(PC): 다음에 실행할 명령어의 메모리 주소를 가리키며 실행 흐름을 제어합니다.
• 스택 포인터(SP): 현재 함수의 메모리 영역인 스택의 상단을 가리켜 함수 호출과 반환의 질서를 유지합니다.
• 플래그 레지스터: 연산 결과가 0인지, 음수인지, 오버플로가 발생했는지 등의 상태를 기록하여 조건문 분기의 기준이 됩니다.

🧩 Instruction Set Architecture

소프트웨어 엔지니어에게 레지스터는 하드웨어의 복잡한 물리 구조를 가려주는 추상화 계층입니다. 명령어 집합 구조(ISA)는 소프트웨어가 하드웨어 자원을 어떻게 사용해야 하는지에 대한 규약을 정의합니다.

자원 추상화 계층

ISA는 프로세서가 이해하는 명령어 집합인 동시에 자원 활용에 대한 규약입니다. x86-64 아키텍처는 16개의 범용 레지스터를 제공하고, ARMv8은 31개를 제공하는 식입니다.

이 개수는 명령어 길이와 레지스터 식별에 필요한 비트 수 사이의 효율을 계산한 결과입니다. 소프트웨어는 실제 물리 회로를 알 필요 없이 ISA가 정의한 논리적 레지스터를 자원으로 인식하고 코드를 생성합니다. 따라서 ISA는 하드웨어 설계자에게는 구현 명세가 되고, 컴파일러 제작자에게는 자원의 한계선이 됩니다.

레지스터 할당 전략

컴파일러의 핵심 임무는 변수를 어떤 레지스터에 배치할지 결정하는 레지스터 할당입니다. 변수의 수는 많지만 레지스터는 한정되어 있으므로, 컴파일러는 각 변수의 사용 기간을 분석하여 서로 겹치지 않는 변수들을 동일한 레지스터에 번갈아 배치합니다.

가용 레지스터가 부족해지면 사용 빈도가 낮은 변수를 잠시 메모리(Stack)로 내보내는 ‘레지스터 스필링’이 발생합니다. 단 한 번의 스필링만으로도 나노초 단위의 연산 속도가 훨씬 느린 메모리 접근 속도로 대체되어 프로그램 전체의 성능이 저하됩니다.

; C 코드 예시: 많은 지역 변수 사용
; int calculate(int a, int b, int c, int d, int e, int f) {
;     int x = a + b;
;     int y = c + d;
;     int z = e + f;
;     return x * y * z;
; }

; 컴파일된 어셈블리 (x86-64, 최적화 포함)
; 레지스터가 부족하여 스택(메모리)에 데이터를 임시 저장(spilling)하는 모습
calculate:
    push   rbp          ; 스택 프레임 보존
    mov    rbp, rsp
    sub    rsp, 16      ; 스택 공간 확보 (Spilling 영역)

    mov    eax, edi     ; a (edi)를 eax로 이동
    add    eax, esi     ; eax = a + b (x 계산)
    mov    DWORD PTR [rbp-4], eax ; 계산된 x를 스택에 저장 (Spilling!)

    mov    eax, edx     ; c (edx)를 eax로 이동
    add    eax, ecx     ; eax = c + d (y 계산)
    mov    DWORD PTR [rbp-8], eax ; 계산된 y를 스택에 저장 (Spilling!)

    mov    eax, r8d     ; e (r8d)를 eax로 이동
    add    eax, r9d     ; eax = e + f (z 계산)

    imul   eax, DWORD PTR [rbp-4] ; eax = z * x (스택에서 x를 다시 읽어옴)
    imul   eax, DWORD PTR [rbp-8] ; eax = (z * x) * y (스택에서 y를 다시 읽어옴)

    leave               ; 스택 프레임 복구
    ret                 ; 반환

🧩 CPU Pipeline

현대 아키텍처에서 명령어가 순차적으로 하나씩 처리되는 방식은 더 이상 사용되지 않습니다. CPU는 명령어를 여러 단계로 쪼개어 동시에 처리하는 파이프라인 방식을 채택하며, 레지스터는 각 단계를 연결하고 데이터를 통제하는 역할을 수행합니다.

스테이징과 데이터 격리

파이프라인 구조에서 데이터는 클록 신호에 맞춰 다음 단계로 이동합니다. 이때 각 단계(Fetch, Decode, Execute 등) 사이에서 데이터가 섞이지 않도록 물리적인 경계가 필요한데, 이를 파이프라인 레지스터 또는 스테이징 레지스터라고 합니다.

이 레지스터는 이전 단계의 연산 결과가 다음 단계로 넘어가기 전까지 그 값을 안정적으로 보관합니다. 이러한 격리 장치가 없다면 전압 변화가 파이프라인 전체에 영향을 주어 데이터가 오염될 수 있습니다. 레지스터는 파이프라인 마디마다 데이터 흐름을 제어하며 CPU가 고속으로 작동할 때도 논리적 정확성을 유지하게 돕습니다.

해저드와 바이패스 로직

파이프라인의 성능을 저해하는 주요 요인은 명령어 간의 데이터 의존성으로 발생하는 데이터 해저드(Data Hazard)입니다. 이전 명령어의 결과가 아직 레지스터 파일에 기록되지 않았는데, 다음 명령어가 그 값을 즉시 읽으려 할 때 발생합니다. 이를 단순히 대기(Stall)하면 처리량이 급격히 떨어집니다.

이를 해결하기 위해 현대 CPU는 포워딩(Forwarding) 또는 바이패스(Bypass)라는 우회 회로를 사용합니다. 연산 장치(ALU)에서 나온 결과값을 레지스터 파일에 기록될 때까지 기다리지 않고, 즉시 다음 명령어의 입력값으로 직접 전달하는 방식입니다. 이 우회로를 통해 데이터가 실제 저장소에 안착하기 전이라도 필요한 곳으로 바로 전달되어 지연 시간을 최소화합니다.

; 데이터 해저드 발생 예시
; 명령어 1: EAX 레지스터에 값을 쓴다. (Write)
add eax, ebx  ; EAX = EAX + EBX

; 명령어 2: 바로 다음 사이클에 EAX 값을 읽으려 한다. (Read)
; 만약 바이패스가 없다면, 명령어 1이 WB(Writeback) 단계까지 마칠 때까지 기다려야 한다.
mov ecx, eax  ; ECX = EAX (RAW Hazard 발생!)

파이프라인의 깊이와 레지스터 비용

파이프라인 단계를 더 세밀하게 나눌수록 클록 속도를 높일 수 있지만, 그만큼 더 많은 스테이징 레지스터와 복잡한 포워딩 로직이 필요합니다. 이는 다이 면적 증가와 전력 소모 상승으로 이어지며, 분기 예측 실패 시 비워야 하는 파이프라인의 비용도 함께 증가하게 됩니다.

Register Renaming

소프트웨어가 인식하는 레지스터는 수십 개 수준이지만, 실제 하드웨어 내부에는 수백 개의 물리 레지스터가 존재합니다. CPU는 이 차이를 메우기 위해 실행 시점에 레지스터의 이름을 바꾸는 레지스터 리네이밍(Register Renaming) 기술을 사용합니다. 이를 통해 이름 중복으로 발생하는 가짜 의존성을 제거하고 비순차 실행(Out-of-Order Execution)의 효율을 극대화합니다.

가짜 의존성 제거

프로그램 코드 내에서는 한정된 레지스터 이름을 반복해서 사용합니다. 이 과정에서 실제 데이터 흐름과는 상관없이 단순히 이름이 같아서 발생하는 WAR(Write-After-Read)이나 WAW(Write-After-Write) 같은 의존성이 생깁니다. 이는 리소스가 부족해서 발생하는 가짜 의존성입니다.

리네이밍 기술은 다음 명령어가 사용할 레지스터를 내부적으로 다른 물리 레지스터에 할당하여 이 문제를 해결합니다. 겉보기에는 같은 이름을 사용하는 것 같지만 실제로는 서로 다른 물리 공간을 사용하게 되어, 두 명령어가 대기 없이 동시에 실행될 수 있는 환경을 만듭니다.

물리적 가상화 매핑

리네이밍의 핵심 기구는 레지스터 별칭 테이블(RAT)입니다. CPU는 명령어를 해석할 때 코드에 명시된 논리 레지스터 번호를 물리 레지스터 풀(PRP)의 비어 있는 번호로 즉시 치환합니다.

이 매핑 정보는 RAT에 기록되며, 이후의 명령어들은 이 정보를 참조해 정확한 위치에서 데이터를 찾습니다. 결과적으로 ISA에 정의된 레지스터는 일종의 핸들 역할만 수행하며, 실제 데이터가 머무는 곳은 하드웨어가 동적으로 관리하는 물리 저장소입니다. 이는 운영체제가 가상 메모리를 통해 물리 RAM을 관리하는 방식과 유사한 하드웨어 수준의 가상화입니다.

비순차 실행을 위한 리오더 버퍼(ROB)

리네이밍을 통해 명령어들이 순서와 상관없이 실행되면, 결과값을 최종 반영하는 순서를 관리해야 합니다. 실행은 효율을 위해 비순차적으로 하더라도, 프로그램의 최종 상태는 반드시 코드에 적힌 순서대로 반영되어야 하기 때문입니다.

이를 위해 리오더 버퍼(ROB)가 사용됩니다. 순서와 상관없이 완료된 연산 결과들은 일단 ROB에 임시 저장되었다가, 가장 오래된 명령어부터 순차적으로 레지스터 파일에 기록(Commit)됩니다. 만약 예측이 틀리거나 예외가 발생하면 ROB에 쌓인 비순차 결과들을 즉시 폐기하고 RAT를 이전 상태로 되돌려 시스템의 무결성을 보장합니다.

물리 레지스터 풀의 고갈과 성능 저하

리네이밍에 사용할 수 있는 물리 레지스터의 개수는 한정되어 있습니다. 비순차적으로 대기하는 명령어가 너무 많아져 물리 레지스터가 바닥나면 파이프라인이 정지하게 됩니다. 현대 CPU 설계자들이 다이 면적을 희생하면서까지 물리 레지스터 개수를 계속 늘리는 이유입니다.

Summary

레지스터는 CPU 내부의 가장 빠른 저장소인 동시에 하드웨어와 소프트웨어가 만나는 인터페이스입니다. 데이터 전송 지연을 극복하기 위해 계층 구조의 최상단에 위치하며, 파이프라인과 리네이밍 설계를 통해 찰나의 순간에도 연산 장치에 끊임없이 데이터를 공급합니다. 이러한 레지스터의 진화는 하드웨어의 물리적 제약 속에서도 데이터 처리 효율을 높이기 위한 엔지니어링의 결과물입니다.

References

• [Wikipedia] Register file
• [Wikipedia] Operand forwarding
• [Medium] Out of Order Execution with Precise Exceptions
• [Wikipedia] Register allocation
• [PlanetScale] Processes and Threads